先進封裝與光互連瓶頸限制 AI 晶片擴展風險
定義
此風險指 AI accelerator 供應不再只受邏輯晶片製程限制，而可能被 CoWoS / SoIC / HBM integration / thermal management / CPO / silicon photonics 等封裝與互連環節限制。
風險機制
- GPU / XPU die 充足，但 CoWoS / HBM / substrate / OSAT capacity 不足，導致整機出貨受限。
- 光互連成本、良率、標準與可維修性不足，延後 CPO 導入。
- 封裝與光學供應鏈高度集中，放大客戶排產與價格風險。
相關頁面
COUPE 與平台集中風險補充
新來源強化光互連瓶頸：若 COUPE / 矽光子不能按時成熟，AI accelerator 從單機擴展到大規模互聯時仍可能被銅線功耗、延遲與頻寬限制。另一方面，若台積電掌握從製程到封裝與光互連的端到端平台，也可能提高供應鏈集中風險。
COUPE 未成熟的瓶頸風險
新來源提高 COUPE 的重要性，也讓風險更具體：若 COUPE / CPO 無法如來源主張達成低 BER、低延遲、高功耗效率與量產良率，AI accelerator cluster 仍會受限於 copper interconnect、封裝熱管理、可維修性與標準化。
CoWoS 與 COUPE 分別對應不同瓶頸
新來源把瓶頸分成兩段：CoWoS 產能/良率/中介層尺寸限制封裝內 HBM 與 compute 整合；COUPE/CPO 的良率、成本、標準與可靠性限制封裝外/cluster-level optical interconnect。AI scaling 需要兩段同時成熟。
供應鏈敘事誤判風險
新來源也帶來投資風險：市場可能把廣義 CPO / optical networking 受益股誤判為 COUPE direct suppliers。若 COUPE 採用、NVIDIA/Broadcom design win 或光學元件供應關係未被確認，相關公司估值敘事可能過度前置。
三層任一層不足都會限制 scaling
新來源把風險分解為三段：第一層先進製程受 High-NA EUV 成本與物理微縮限制，第二層 CoWoS/HBM 受容量、良率、reticle size 與記憶體供應限制，第三層 COUPE/CPO 受光電整合、成本、標準與可靠性限制。AI scaling 需要三層同時成熟。
財務貢獻與瓶頸風險
新來源顯示瓶頸層不一定等於最大利潤層。CoWoS 或 COUPE 若卡住，可能限制 AI scaling；但目前最大財務貢獻仍可能在先進製程。投資分析需同時看 bottleneck power 與 current profit contribution。
瓶頸層的成長率風險
新來源顯示 CoWoS 產能可能最快擴張，代表 bottleneck 正被大力投資；但若 CAGR 未達成、產能售罄延長或 HBM/設備限制，AI chip scaling 仍可能受限。