台積電 AI 三層策略以封裝與光互連放大先進製程效益

主張

來源主張 Taiwan Semiconductor Manufacturing Company 的 AI三層蛋糕 策略不是放棄第一層 Compute，而是在先進製程成本與物理限制上升時，以第二層 CoWoS / 3DFabric 與第三層 COUPE / photonics 放大先進製程效益。

支持邏輯

• 第一層 Compute 繼續透過 N2、N2P、A16、奈米片與設計技術共同優化推進，但 High-NA EUV 導入需考慮設備成本與 ROI。
• 第二層 CoWoS 透過 accelerator die + HBM system integration 解決 memory wall 與 reticle limit。
• 第三層 COUPE / optical interconnect 解決 AI data center / cluster scale 的 copper bottleneck。
• 三層相乘而非互斥：更好的 die 需要更好的 package，更大的 cluster 需要更好的 optical I/O。

反證與風險

• 若 High-NA EUV 導入時程或先進製程 roadmap 與來源不同，第一層放緩敘事需修正。
• 若 CoWoS 擴產、HBM 供應或 COUPE 量產延後，第二/三層放大器無法如預期支撐 AI scaling。
• 若競爭者 advanced packaging 或 memory+foundry+packaging 一站式方案成熟，台積電平台壁壘可能低於來源主張。

需要觀察的證據

• 台積電先進製程 roadmap 與 High-NA EUV 導入說法。
• CoWoS 產能、reticle size、良率與客戶採用。
• HBM 供應商層數、產能與 CoWoS 整合分工。
• COUPE / CPO / silicon photonics 量產與客戶 design wins。

利潤貢獻補充

新來源補充：即使封裝與光互連是放大器，台積電目前絕對利潤仍主要由第一層先進製程貢獻。這避免把「放大器」誤解為「已取代主引擎」。

CAGR 補充

新來源以 CAGR 視角強化放大器框架：第二層先進封裝可能是近期最快擴張的放大器，第三層光學傳輸則是更長期的連接瓶頸解法。